

RELATÓRIO DE EXECUÇÃO



Nome do Projeto	Sistema Digital de Atracação: Semáforo Marítimo	Período do Projeto
Responsável	Lucas Santos Baldez	30/03/2026 – 22/06/2026
Preparado por	<i>Carlos Cezar Aragão de Sousa Filho;</i> <i>Gabryel Guimarães Coelho Gomes;</i> <i>Kauan Garcia Pereira Martins;</i> <i>Lucas Santos Baldez;</i> <i>Pedro Santos Baldez.</i>	

INTRODUÇÃO

O presente relatório apresenta as atividades executadas até o momento no projeto Sistema Digital de Atracação – Semáforo Marítimo, desenvolvido na disciplina de Circuitos Digitais. O documento descreve o andamento das etapas realizadas, os resultados obtidos, as dificuldades encontradas e o status atual do desenvolvimento.

ATIVIDADES EXECUTADAS

- Definição dos Requisitos do Sistema;
- Construção da Tabela Verdade;
- Simplificação das Funções Booleanas;
- Desenvolvimento do Circuito Combinacional.
- Desenvolvimento do Circuito Sequencial.
- Simulação do circuito híbrido.

FERRAMENTAS UTILIZADAS

- Proteus
- Git
- GitHub
- Word / PDF

RESULTADOS OBTIDOS

1. Definição dos Requisitos do Sistema

O circuito foi modificado para ser simulado no Proteus utilizando três flip-flops do tipo D, identificados como F1, F2 e F3, responsáveis pelo armazenamento dos estados das entradas B, C e D.

Os flip-flops recebem pulsos de clock comuns, garantindo a sincronização do sistema. As saídas geradas são processadas por portas lógicas OR e AND, que determinam as condições necessárias para o acionamento das luzes do semáforo.

Os principais componentes utilizados foram:

- 3 Flip-Flops tipo D;
- 1 Porta lógica OR;
- 2 Portas lógicas AND;
- Gerador de clock;
- Indicador visual do tipo semáforo;
- Chaves de entrada digital.

A lógica implementada permite que diferentes combinações das entradas produzam diferentes estados de saída, representados pelas luzes vermelha, amarela e verde.


2. Construção da Tabela Verdade

Após a definição dos requisitos, foi construída a tabela verdade do sistema contendo todas as combinações possíveis das entradas B, C e D.


B	C	D	Svm	Sam	Svd
0	0	0	1	0	0
0	0	1	1	0	0
0	1	0	1	0	0
0	1	1	1	0	0
1	0	0	0	1	0
1	0	1	0	1	0
1	1	0	0	1	0
1	1	1	0	0	1

3. Simplificação das Funções Booleanas


Com base na tabela verdade, foram aplicadas técnicas de simplificação utilizando Mapas de Karnaugh.



$$S_{vm} = \bar{B}$$




$$S_{vd} = B \cdot C \cdot D$$



$$S_{am} = B \cdot (\bar{C} + \bar{D})$$


4. Desenvolvimento do Circuito Combinacional

A partir das expressões booleanas simplificadas, foi desenvolvido o circuito combinacional responsável pelo controle das saídas do sistema.



5. Desenvolvimento do Circuito Sequencial

Nessa etapa foram estudados conceitos relacionados a máquinas de estados finitas, armazenamento de estados, sinais de clock e utilização de flip-flops tipo D. Também foi definida a necessidade de três estados principais para o sistema: vermelho, amarelo e verde.





6. Simulação do Circuito



Após a montagem do circuito, foram realizados diversos testes variando os valores das entradas B, C e D.



Durante a execução observou-se que:



- Os flip-flops armazenaram corretamente os estados após cada pulso de clock;
- As portas lógicas processaram as combinações conforme o esperado;
- O semáforo respondeu adequadamente às alterações das entradas;
- A sincronização do sistema foi mantida durante toda a simulação.


Os testes permitiram verificar o correto funcionamento tanto da lógica sequencial quanto da lógica combinacional empregadas no projeto, como pode-se ver nas imagens abaixo.












6. Expansão do circuito

Ao longo do desenvolvimento do projeto, observou-se que o sistema pode ser expandido para controlar outros berços de atracação. Para isso, basta replicar a lógica utilizada no berço atual para os demais, permitindo o monitoramento individual de cada posição do porto. Dessa forma, o projeto será ampliado futuramente com incrementos em sua estrutura.




ATUALIZAÇÕES DE STATUS

Atualmente a equipe encontra-se nos ajustes e melhorias finais do circuito.

Tarefa	Responsável	Status	Observações
Produção e Entrega do TAP	Pedro Santos.	CONCLUIDO	
Projeto Lógico	Carlos Cezar.	CONCLUIDO	
Desenvolvimento das Funções Booleanas	Kauan Garcia.	CONCLUIDO	
Projeto dos Circuitos Combinacionais	Gabryel Guimarães.	CONCLUIDO	
Projeto dos Circuitos Sequenciais	Pedro Santos.	CONCLUIDO	
Simulação do Circuito	Lucas Santos.	CONCLUIDO	
Ajustes e Melhorias no Circuito	Carlos Cezar, Gabryel Guimarães, Kauan Garcia, Lucas Santos e Pedro Santos.	EM ANDAMENTO	
Entrega e apresentação do Projeto final.	Carlos Cezar, Gabryel Guimarães, Kauan Garcia, Lucas Santos e Pedro Santos.	PLANEJADO	

**FEITO****EM EXECUÇÃO****PLANEJADO****ARQUIVADO**

CRONOGRAMA ATUALIZADO



Próximas Tarefas

Tarefa	Data
Correção de possíveis falhas	02/06
Preparação da apresentação final	20/06

RISCOS E PROBLEMAS

As principais dificuldades encontradas foram relacionadas à interligação dos componentes, definição da lógica de acionamento e validação das saídas. Essas dificuldades foram solucionadas por meio de análises do circuito, testes sucessivos e ajustes nas conexões realizadas no ambiente de simulação.

Durante o desenvolvimento, também foram identificadas dificuldades relacionadas à gestão do tempo disponível para execução das atividades, contribuindo para o atraso em relação ao cronograma inicialmente previsto, porém, tal problema foi felizmente solucionado graças aos esforços de cada componente da equipe.

CONSIDERAÇÕES FINAIS

Com as atividades realizadas até o momento, foi possível desenvolver e validar a lógica básica do sistema de semáforo marítimo para controle de atracação. Os resultados obtidos serviram para compreender melhor o funcionamento dos circuitos digitais e orientar a continuidade do projeto.

Como próximos passos, pretende-se expandir o sistema para atender múltiplos berços de atracação, além de incorporar novos sensores para aumentar a quantidade de informações analisadas pelo circuito. Também está prevista a implementação de um contador de ocupação dos berços e de um sistema de memória, permitindo o armazenamento de estados e informações relevantes para o funcionamento do sistema.
